El objetivo de este proyecto es diseñar un set-up de control y monitorización de efectos tipo SEL (Single Event Latch-up)  cuando un ADC se ve expuesto a radiación de iones pesados.

El proyecto se enmarca dentro de un marco ambicioso para el desarrollo de protocolos de diseños robustos para la caracterización de efectos SEE (Single Event Effects) en varios tipos de convertidores ADC, uno de ellos es denominado Latch-Up.

El Latch-up (enclavamiento) es un término usado en el mundo de los circuitos integrados para describir un tipo particular de cortocircuito que puede ocurrir en un circuito eléctrico. Más específicamente es la creación inadvertida de una  estructura parásita la cual inhabilita su correcto funcionamiento, y da lugar a un posible daño, produciendo una conducción de corriente por una vía no diseñada para ello, pudiendo llegar a destruir el dispositivo.

La estructura parásita equivale normalmente a un tiristor (o rectificador controlado de silicio, SCR), una estructura de unión PN (PNPN) que actúa como un PNP y una NPN (transistor de unión bipolar). Durante el enclavamiento, cuando uno de los transistores está conduciendo, el otro empieza a hacerlo también. Ambos se saturan mientras la estructura siga estando encendida, lo cual usualmente significa que el enclavamiento se mantiene hasta apagar el equipo.

Los SEL (Single Event Latch-up) se detectan analizando la corriente de alimentación, y viendo si supera un umbral específico (típicamente de 5 a 10 veces el valor nominal). Es por ello por lo que cada una de las alimentaciones debe ser monitorizada y controlada de forma independiente. Dado que los transistorios generados pueden ser muy rápidos, esta monitorización debe realizarse con equipamiento que permita capturar estos eventos (400MSPS y similares).

Adicionalmente como son varias las piezas y éstas pueden configurarse de distinta manera, el set-up tendrá que ser diseñado para ser capaz de gestionar un gran número de eventos de forma paralela, por lo que es previsible la implementación de una FPGA en el diseño del proyecto.

BECA ASIGNADA | NO VACANTE | Trabajo fin de Grado o Master

No se admiten ya solicitudes.

Referencia: RAD001/2017

Vínculo con otras actividades:600

Este proyecto está enclavado dentro del desarrollo del laboratorio de caracterización de componentes electrónicos frente a radiación RadLab.

Características / Perfil del Candidato

Se precisa conocimientos – experiencia en:

  • Electrónica de componentes
  • Instrumentación de laboratorio y protocolo GPIB
  • Labview
  • Diseño de circuitos y  PCBs
  • FPGAs

Plan de Trabajo

Durante la primera semana del proyecto el tutor de Alter dará formación específica sobre un caso específico, que permitirá al alumno  acotar el alcance de este proyecto en función de la experiencia del candidato y su familiaridad con las herramientas de trabajo requeridas.

Los resultados de este proyecto previo servirán de validación del set-up que se diseñe en este nuevo desarrollo.

El proyecto terminará con una set-up operativo, funcional y validada por el tutor de Alter y documentada en el detalle requerido para que pudiera ser la base de un plan de mantenimiento de la aplicación en caso necesario.

Plazo / Resultado esperado

Plazo: Se prevé que esta segunda fase de desarrollo lleve de 4 a 8 semanas de trabajo, y que los entregables sean aprobados por los tutores a la finalización del proyecto.

Resultado esperado

  1. Diseño y fabricación de un sistema de monitorización de SEL.
  2. Generación de la documentación asociada al entregable #1.
  3. Identificación de áreas de mejoras en caso de que nuevas versiones fueran requeridas.

Tutores

Universidad de Sevilla:    Fernando Muñoz / Rogelio Palomo

Alter Technology:   Javier Galnares

Si desea más información, no dude en escribirnos.

Incluya en su mensaje la Referencia o Titulo del trabajo fin de Grado / Master en el que esté interesado.
[contact-form-7 id=”8389″]